TSMC presenta su litografía A16 para la fabricación de chips a 1.6 nm

Las fundiciones tienen que tener listos la tecnología que hará posible los chips del futuro, es por ello que mientras que para ciertos componentes los 3 nm todavía no se han usado en productos comerciales, nos encontramos con que se acaba de anunciar la litografía de 1.6 nm de TSMC o usando la nomenclatura de su rival, Intel, los 16 Ángstroms, de ahí a que la propia fundición taiwanesa la haya nombrado como A16.

¿Cómo es la litografía A16 de TSMC?

TSMC ha anunciado su litografía A16, la cual utiliza transistores del tipo Gate All-Around al igual que su nodo de 2 nm, el cual todavía no ha tenido su despliegue comercial, por lo que tardaremos varios años en ver productos fabricados con dicha tecnologia. Sin embargo, el anuncio de que el proceso de fabricación está terminado marca un inicio para el diseño de circuitos integrados fabricados con dicha tecnología.

En comparación con su nodo de 2 nm, ya que siempre lo comparan con el anterior, hablamos de un incremento en la densidad del chip de hasta un 10% adicional, con la capacidad de llegar a un 10% más de velocidad de reloj o, manteniendo la misma hasta un 20% de consumo.

No obstante, el mayor cambio, tanto para TSMC como para sus socios, es que el proceso de fabricación de chips A16 será el primero de la empresa en usar lo que ellos han bautizado como Super Power Rail, lo cual no es otra cosa que la adaptación del concepto Backside Power, el cual cambiara por completo la Power Delivery Network de los chips y con ello la forma en la que estos se alimentan eléctricamente, y que, entre otras cosas, desacoplará está de la alimentación eléctrica.

¿Cuándo aparecerán los primeros chips bajo el nodo A16?

En cuanto a fechas, TSMC espera empezar su producción del nodo N2 en 2025, pero no espera la de A16 hasta por lo menos 2027 si todo sigue su curso. En todo caso, no hemos de olvidar que el coste por mm² de las obleas seguirá creciendo, lo que hará que litografías como N2 y posteriormente A16 se utilicen en chips de gama alta que puedan pagar sus altos costes de fabricación.

Dado que la litografía A16 de TSMC acaba de anunciarse, por el momento ninguno de los socios tradicionales de la fundición, donde destacan NVIDIA y AMD, no han dicho absolutamente nada acerca de cuáles serán sus planes, lo cual es normal y creemos que deberemos esperar bastante para conocerlos. Y es que en muchos casos desconocemos todavía y de forma oficial que harán con los 2 nm.

La forma que tiene los chips de alimentarse cambiará

El hecho de que TSMC vaya a adoptar el Backside Power significa que la forma de fabricar los chips va a cambiar por completo, como ya hemos dicho no es algo que vaya a ser exclusivo del nodo A16, ya que Intel lo implementará mucho antes en su nodo Intel 20A y sus transistores RibbonFET, es decir, la misma tecnología con la que se fabricarán las Compute Tile de Arrow Lake.

Visualizar por un momento que cualquier chip moderno está compuesto por transistores, da igual si hablamos de memoria o de lógica y que cada uno de estos transistores han de recibir corriente eléctrica para funcionar. ¿Cómo se hace? Con capas y capas de metal muy fino que se encargan de enviar tanto la energía suficiente como la transferencia de información entre transistores.

Ahora poneos a visualizar esto para chips de miles de millones de transistores, ¿cuesta verdad? Pues para conseguirlo terminan construyendo chips con varias capas de metal que es donde se encuentra el problema. Y es que han llegado al punto en que no pueden seguir añadiendo más capas.

Por lo que nos encontramos con el problema que se llega a un punto en que hacer escalar la Power Delivery Network es imposible. Como consecuencia nos encontramos con que no tiene sentido hacer chips más pequeños. Este es uno de los motivos por los cuales TSMC adoptará el Backside Power en su nodo A16, hay otros más, pero creemos que con esto es suficiente para entender la necesidad del cambio.

Entonces, ¿qué es el Backside Power?

La idea del Backside Power es la de separar lo que es el cableado para datos y el de alimentación en dos espacios distintos. Mientras que la transmisión de información se continuará haciendo de forma convencional, la distribución eléctrica pasará al otro extremo del chip, de ahí a que su nombre pase a ser Backside Power.

Ahora bien, hemos de partir del hecho que desacoplar datos y energía no supone una reducción en el número de capas de interconexión. El problema no está en que el metal no puede escalar menos en tamaño, sino que con cada capa adicional hay una pérdida de energía que se va acumulando. Por lo que el desacople es para reducir el número de capas para transmitir energía al máximo posible, dado que la transferencia de datos no se ve afectada por la cantidad de capas en el chip.