Microsoft fuerza a AMD a quitar un componente clave a sus CPU Zen 5 para portátiles

Quedan pocos meses para el lanzamiento de las primeras CPU con arquitectura Zen 5 de AMD, pues bien, parece ser que por exigencias de Microsoft de cara a los AI PC, AMD ha eliminado la SLC de Strix Point. Pero, ¿qué significan estas siglas y que es lo que se ha perdido en el camino?

¿Qué es la SLC que AMD ha descartado de sus CPU Strix Point?

Parece ser que originalmente los microprocesadores AMD Strix Point, basados en Zen 5, no iban a tener una NPU tan potente. Recordad que estos chips junto a Lunar Lake son las primeras CPU para portátiles que cumplen los requerimientos mínimos de 40 TOPS para que ciertas tareas de Microsoft Copilot se ejecuten en el sistema del usuario y no dependan de una conexión a internet y un servidor remoto. Y es que esta exigencia de Microsoft hizo que una de las novedades de este SoC se descartase a última hora.

La idea de AMD era añadir una System Level Cache o SLC en Strix Point, se trata de algo muy común en los SoC ARM como los chips de Apple, pero que es inédito en los de PC, se trata de añadir un último nivel de caché, pero no en la CPU o la GPU, sino en el controlador de memoria integrado. Esto hace que se convierta en una caché final para todos los componentes del SoC, y permite, entre otras cosas, la coherencia en el direccionamiento de memoria gracias a la unificación real de la misma.

Y es que en los SoC para PC, pese a que tanto la unidad central de proceso como la unidad de proceso gráfico comparten RAM, cada una de ellas tiene su espacio asignado, y requieren todavía de operaciones con unidades DMA para pasar datos de una unidad a otra. Pero ese no es el único cometido de la SLC en Strix Point.

Hubiese mejorado el rendimiento de la comunicación entre CPU y GPU

Para componer una escena en 3D a tiempo real en cada fotograma, la GPU necesita leer de la RAM principal una parte de la memoria para saber cómo ha de componer la escena. A eso le llamamos Display List o Lista de Pantalla, y con la SLC en Strix Point dicha lista podría encontrarse en dicho nivel de caché, lo que significaría reducir la latencia para acceder a la misma. No solo eso, sino que toda operación conjunta entre CPU y GPU podría hacerse reduciendo los accesos a la memoria del sistema, lo cual no solo reduce el tiempo de las instrucciones, y, en consecuencia, mayor IPC, sino que también reduce el consumo energético.

Pero al final no ha sido así, ya que Microsoft exigió tener una NPU más potente y la del próximo SoC de AMD para portátiles paso a tener que sacrificar su System Level Cache. Todo esto para poder vender esa nueva categoría de ordenadores que buscan vender las bondades de Copilot a los usuarios de a pie. En todo caso, hemos de tener en cuenta que la otra opción a quitar la SLC en Strix Point era reformar la GPU entera, la cual recordemos que es RDNA 3.5/RDNA 3+ y carece de las mejoras para Deep Learning a nivel de núcleo de RDNA 4.